View PI4ULS5V102_8430541.PDF datasheet online --- IC-ON-LINE

Datasheet File OCR Text:

PI4ULS5V102 ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 1 features ? 1. 2v to 3.6v on a port and 1.65v to 5.5 v on b port (v cca v ccb ) ? v cc isolation feature C if either v cc input is at gnd, all outputs are in the high - impedance state ? oe input circuit referenced to v cca ? low power consumption, 5 a max i cc ? i off suppor ts partial - power - down mode operation ? l atch - up performance exceeds 100 ma per jesd 78, class ii ? esd protection exceeds jesd 22 a port ? 2500 - v human - body model (a114 - f ) ? 200 - v machine model (a115 - a) ? 1500 - v charged - device model (c101 d ) b port ? 15 - kv human - body mo del (a114 - f ) ? 200 - v machine model (a115 - a) ? 1500 - v charged - device model (c101 d ) description this 2 - bit non - inverting translator uses two separate configurable power - supply rails. the a port is designed to track v cca . v cca acce pts any supply voltage from 1. 2v to 3.6 v. the b port is designed to track v ccb . v ccb accep ts any supply voltage from 1.65v to 5.5 v. this allows for universal low - voltage bidirectional translation between any of the 1.2v, 1.5v, 1.8v, 2.5v, 3.3v, and 5 v voltage nodes. v cca should not exc eed v ccb . when the output - enable (oe) input is low, all outputs are placed in the high - impedance state. this device is fully specified for partial - power - down applications using i off . the i off circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down. to ensure the high - impedance state during power up or power down, oe should be tied to gnd through a pull - down resistor; the minimum value of the resistor is determined by the current - sourcing capability of the driver. pin assignment function block diagram pin description pin name description b1, b2 input/output b. referenced to v ccb . gnd ground . v cca a port supply voltage. 1.2 v v cca 3.6 v and v cca v ccb. a1, a2 input/output a. referenced to v cca. oe 3 - state output. pull oe low to place all outputs in 3 - state mode. referenced to v cca . v ccb b port supply voltage. 1.65 v v ccb 5.5 v . msop - 8 (top view) a b c d 2 1 c s p - 8 ( b o t t o m v i e w ) 1 2 d a2 a1 c v cca oe b gnd v ccb a b2 b1 o e b 2 b 1 a 2 a 1 c h a n n e l 2 c h a n n e l 1
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 2 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution maximum rat ings *1 min max unit v cca supply voltage range - 0.5 4.6 v v ccb - 0.5 6.5 v i input voltage range a port - 0.5 4.6 v b port - 0.5 6.5 v o voltage range applied to any output in the high - impedance or power - off state a port - 0.5 4.6 v b port - 0.5 6.5 v o voltage range applied to any output in the high or low state *2 a port - 0.5 v cca + 0.5 v b port - 0.5 v ccb + 0.5 i ik input clamp current, v i < 0 - 50 ma i ok output clamp current, v o < 0 - 50 ma i o continuous output current 50 ma i o continuou s current through v cca , v ccb , or gnd 100 ma t stg storage temperature range - 65 150 *1 stresses greater than those listed under maximum ratings may cause permanent damage to the device. this is a stress rating only and functional operation of the devi ce at these or any other conditions above those indicated in the operational sections of this specification is not implied. exposure to absolute maximum rating conditions for extended periods may affect reliabil ity. * 2 the value of v cca and v ccb are provid ed in the recommended operating conditions table. recommend operation conditions (1)(2) parameter description v cca v ccb min max unit v cca supply voltage - - 1.2 3.6 v v ccb - - 1.65 5.5 v ih high - level input voltage data inputs 1.2v to 3.6v 1.65v to 5. 5v v cci * 0.65 (3) v cci v oe input 1.2v to 3.6v 1.65v to 5.5v v cca * 0. 7 5.5 v il low - level input voltage data inputs 1.2v to 3.6v 1.65v to 5.5v 0 v cci * 0.35 (3) v oe input 1.2v to 3.6v 1.65v to 5.5v 0 v cca * 0.3 v o voltage range applied to any outp ut in the high - impedance or power - off state a port 1.2v to 3.6v 1.65v to 5.5v 0 3.6 v b port 0 5.5 t/ v input transition rise or fall rate a port inputs 1.2v to 3.6v 1.65v to 5.5v - 40 ns/v b port inputs 1.2v to 3.6v 1.65v to 3.6v - 40 4.5v to 5.5v - 30 t a operating free - air temperature - - - 40 85 (1) the a and b sides of an unused data i/o p air must be held in the same state, i.e., both at v cci or both at gnd. (2) v cca must be less than or equal to v ccb and must not exceed 3.6 v. (3) v cci is the supply voltage associated with the input port.
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 3 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution dc electrical characteristics (1)(2) parameter test conditi ons v cca v ccb t a = 25 - 40 to 85 unit m in t yp m ax m in m ax v oha i oh = - 20a 1.2v - 1.0 1.1 1.2 - - v 1.4v to 3.6v - - - v cca - 0.4 - v ola i ol = 20a 1.2v - 0.0 0. 0 9 0.4 - - v 1.4v to 3.6v - - - - 0.4 v ohb i oh = - 20a - 1.65v to 5.5v - - - v cc b - 0.4 v v o lb i ol = 20a - 1.65v to 5.5v - - - - 0.4 v i i oe v i = v cci or gnd 1.2 to 3.6v 1.65v to 5.5v - - 1 - 2 a i off a port v i or v o = 0 to 3.6 v 0v 0v to 5.5v - - 1 - 2 a b port v i or v o = 0 to 5.5v 0 to 3.6v 0v - - 1 - 2 i oz a or b port oe = gnd 1. 2 to 3.6v 1.65v to 5.5v - - 1 - 2 a i cca v i = v cci or gnd , io = 0 1.2v 1.65v to 5.5v 0.0 0.06 5.0 - - a 1.4v to 3.6v 1.65v to 5.5v - - - - 5 3.6v 0v - - - - 2 0v 5.5v - - - - - 2 i ccb v i = v cci or gnd , io = 0 1.2v 1.65v to 5.5v 0 2.3 5 .0 - - a 1.4v to 3.6v 1.65v to 5.5v - - - - 5 3.6v 0v - - - - - 2 0v 5.5v - - - - 2 i cca + i ccb v i = v cci or gnd , io = 0 1.2v 1.65v to 5.5v 0.0 2.4 8.0 - - a 1.4v to 3.6v 1.65v to 5.5v - - - - 8 i ccza v i = v cci or gnd , io = 0, oe = gnd 1.2v 1.65v to 5.5v 0.0 0.05 0.4 - - a 1.4v to 3.6v 1.65v to 5.5v - - - - 3 i cczb v i = v cci or gnd , io = 0, oe = gnd 1.2v 1.65v to 5.5v 0.0 2 .3 5.0 - - a 1.4v to 3.6v 1.65v to 5.5v - - - - 5 ci oe - 1.2 to 3.6v 1.65v to 5.5v - 2.5 - - 3 pf cio a por t - 1.2 to 3.6v 1.65v to 5.5v - 5 - - 6 pf b port - 11 - - 14 (1) v cci is the supply voltage associated with the input port. (2) v cco is the supply voltage associated with the output port.
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 4 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution ac electrical characteristics timing requirements a. t a = 25 , v cca = 1.2v v ccb = 1.8v v ccb = 2.5v v ccb = 3.3v v ccb = 5v unit typ typ typ typ data rate 20 20 20 20 mbps t w pulse duration data inputs 50 50 50 50 ns b. t a = 25 , v cca = 1.50.1v v ccb =1.80.15v v ccb =2.50.2v v ccb =3.30.3v v ccb =50.5v unit min ma x min max min max min max data rate - 40 - 40 - 40 - 40 mbps t w pulse duration data inputs 25 - 25 - 25 - 25 - ns c. t a = 25 , v cca = 1.80.15v v ccb =1.80.15v v ccb =2.50.2v v ccb =3.30.3v v ccb =50.5v unit min max min max min max min max data rate - 6 0 - 60 - 60 - 60 mbps t w pulse duration data inputs 17 - 17 - 17 - 17 - ns d. t a = 25 , v cca = 2.50.2v v ccb =2.50.2v v ccb =3.30.3v v ccb =50.5v unit min max min max min max data rate - 100 - 100 - 100 mbps t w pulse duration data inputs 10 - 10 - 10 - ns e. t a = 25 , v cca = 3.30.3v v ccb =3.30.3v v ccb =50.5v unit min max min max data rate - 100 - 100 mbps t w 10 - 10 - 10 - ns switching characteristics a. t a = 25 , v cca = 1.2v parameter from (input) to (output) v ccb =1.8v v ccb =2.5v v ccb =3.3v v ccb =5v unit typ typ typ typ t pd a b 6.9 5.7 5.3 5.5 ns b a 7.4 6.4 6 5.8 t en oe a 0.2 0.2 0.2 0.2 s dis oe a 0.4 0.4 0.4 0.4 s ra , t fa a - port rise and fall times 4.2 4.2 4.2 4.2 ns t rb , t fb b - port rise and fall times 2.1 1.5 1.2 1.1 ns t sk(o) channel - to - channel skew 0.5 0.5 0.5 1.4 ns max data rate - 20 20 20 20 mbps
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 5 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution b. t a = 25 , v cca = 1.50.1v parameter from (input) to (output) v ccb =1.80.15v v ccb = 2.50.2v v ccb =3.30.3v v ccb = 50.5v unit min max min max min max min max t pd a b 1.4 12.9 1.2 10.1 1.1 10 0.8 9.9 ns b a 0.9 14.2 0.7 12 0.4 11.7 0.3 13.7 t en oe a - 0.5 - 0.5 - 0.5 - 0.5 s dis oe a - 0.5 - 0.5 - 0.5 - 0.5 s ra , t fa a - port rise and fall times 1.4 5.1 1.4 5.1 1.4 5.1 1.4 5.1 ns t rb , t fb b - port rise and fall times 0.9 4.5 0.6 3.2 0.5 2.8 0.4 2.7 ns t sk(o) channel - to - channel skew - 0.5 - 0.5 - 0.5 - 0.5 ns max data rate 40 - 40 - 40 - 40 - mbps c. t a = 25 , v cca = 1.80.15v parameter from (input) to (output) v ccb =1.80.15v v ccb =2.50.2v v ccb =3.30.3v v ccb =50.5v unit min max min max min max min max t pd a b 1.6 11 1.4 7.7 1.3 6.8 1.2 6.5 ns b a 1.5 12 1.3 8.4 1 7.6 0.9 7.1 t en oe a - 0.3 - 0.25 0.25 - 0. 25 s dis oe a - 0.5 - 0.5 0.5 - 0.5 s ra , t fa a - port rise and fall times 1 4.2 1 4.1 1 4.1 1 4.1 ns t rb , t fb b - port rise and fall times 0.9 4.5 0.6 3.2 0.5 2.8 0.4 2.7 ns t sk(o) channel - to - channel skew - 0.5 - 0.5 - 0.5 - 0.5 ns max data rate 60 - 60 - 60 - 60 - mbps d. t a = 25 , v cca = 2.50.2v parameter from (input) to (output) v ccb =2.50.2v v ccb =3.30.3v v ccb =50.5v unit min max min max min max t pd a b 1.1 6.3 1.0 5.2 0.9 4.7 ns b a 1.2 6.6 1.1 5.1 0.9 4.4 t en oe a - 0.25 - 0.2 - 0.2 s dis oe a - 0.5 - 0.4 - 035 s ra , t fa a - port rise and fall times 0.8 3.0 0.8 3.0 0.8 3.0 ns t rb , t fb b - port rise and fall times 0.7 3.0 0.5 2.8 0.4 2.7 ns t sk(o) channel - to - channel skew - 0.5 - 0.5 - 0.5 ns max data rate 100 - 100 - 100 - mbps
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 6 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution e. t a = 25 , v cca = 3.30.3v parameter from (input) to (output) v ccb =3.30.3v v ccb =50.5v unit min max min max t pd a b 0.9 4.7 0.8 4.0 ns b a 1.0 4.9 0.9 3.8 t en oe a - 0.2 - 0.2 s dis oe a - 0.3 - 0.3 s ra , t fa a - port rise and fall times 0.7 2.8 0.7 2.8 ns t rb , t fb b - port rise and fall times 0.5 2.7 0.4 2.7 ns t sk(o) channel - to - channel skew - 0 .5 - 0.5 ns max data rate 100 - 100 - mbps operating characteristics p arameter test conditions v cca unit 1.2v 1.2v 1.5v 1.8v 2.5v 2.5v 3.3v v ccb 5v 1.8v 1.8v 1.8v 2.5v 5v 3.3v to 5.5v typ typ typ typ typ typ typ c pda a - port input, b - po rt output. c l =0, f=10 mhz, tr = t f =1ns, oe=v cca ( o utputs enabled) 7.8 10 9 8 8 8 9 pf b - port input, a - port output. 12 11 11 11 11 11 11 c pdb a - port input, b - port output. 38.1 2 8 2 8 2 8 29 30 30 b - port input, a - port output. 25.4 1 8 18 18 1 8 21 2 1 c pda a - port input, b - port output. c l =0, f =10 mhz, tr = t f =1ns, oe=gnd ( o utputs disabled) 0.01 0.01 0.01 0.01 0.01 0.01 0.01 b - port input, a - port output. 0.01 0.01 0.01 0.01 0.01 0.01 0.01 c pdb a - port input, b - port output. 0.01 0.01 0.01 0.01 0.0 1 0.01 0.0 3 b - port input, a - port output. 0.01 0.01 0.01 0.01 0.01 0.0 2 0.0 4
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 7 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution test circuit 1> load circuit for max data rate, pulse duration propagation delay output rise and fall time measurement 2> load circuit for enable/di sable time measurement 3> timing definitions for propagation delays and enable/disable measuremen t 4> voltage waveforms pulse duration 5> notes a. c l includes probe and jig capacitance. b. all input pulses are supplied by generators having the following characteristics: prr_10 mhz, z o = 50 w, dv/dt 1 v/ns. c. the outputs are measured one at a time, with one transition per measurement. d. t plh and t phl are the same as tpd. e. v cci is the v cc associa ted with the input port. f. v cco is the v cc associated with the output port. g. all parameters and waveforms are not applicable to all devices. 1 5 p f 1 m f r o m o u t p u t u n d e r t e s t 1 5 p f 5 0 k f r o m o u t p u t u n d e r t e s t 5 0 k s 1 2 * v c c o o p e n s 1 t e s t t p z l / t p l z t p h l / t p h z 2 * v c c o o p e n t w i n p u t v c c i 0 v v c c i / 2 v c c i / 2
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 8 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution principles of operation applications the pi4ul s 5v102 can be used in level - translation applications for interf acing devices or systems operating at different interface voltages with one another. architecture the PI4ULS5V102 architecture ( see figure1 ) does not require a direction - control signal to control the direction of data flow from a to b or from b to a. in a dc state, the output drivers of the PI4ULS5V102 can maintain a high or low, but are designed to be weak, so that they can be overdriven by an external driver when data on the bus starts flowing the opposite direction. the output one shots detect rising or falling edges on the a or b ports. during a rising edge, the one shot turns on the pmos transistors (t1, t3) for a short duration, which speeds up the low - to - high transition. similarly, during a falling edge, the one shot turns on the nmos transistors (t2 , t4) for a short duration, which speeds up the high - to - low transition. the typical output impedance during output transition is 70 at v cco =1.2 v to 1.8 v, 50 at v cco =1.8 v to 3.3 v, and 40 at v cco =3.3 v to 5 v. input driver requirements typical i in vs v in characteristics of the PI4ULS5V102 are shown in figure 2 . for proper operation, the device driving the data i/os of the PI4ULS5V102 must have drive strength of at least 2ma. power up during operation, ensure that v cca v ccb at all times. during power - up sequencing, vcca vccb does not damage the device, so any power supply can be ramped up first. the PI4ULS5V102 has circuitry that disables all output ports when either v cc is switched off (v cca/b = 0 v). enable and disable the PI4ULS5V102 has an oe input that is used to disable the device by setting oe = low, which places all i/os in the high - impedance (hi - z) state. the disable time (t dis ) indicates the delay between when oe goes low and when the outputs acutally get disabled (hi - z). the enable t ime (ten) indicates the amount of time the user must allow for the one - shot circuitry to become operational after oe is taken high. pull - up or pull - down resistors on i/o lines the PI4ULS5V102 is designed to drive capacitive loads of up to 70 pf. the outpu t drivers of the PI4ULS5V102 have low dc drive strength. if pullup or pulldown resistors are connected externally to the data i/os, their values must be kept higher than 50 k to ensure that they do not contend with the output drivers of the PI4ULS5V102 . for the same reason, the PI4ULS5V102 should not be used in applications such as i2c or 1 - wire where an open - drain driver is connected on the bidirectional data i/o.
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 9 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution figure1. architecture of PI4ULS5V102 i/o cell figure2. typical i in vs v in curve no te: a. vt is the input threshold voltage of the PI4ULS5V102 (typically v cci /2). b. vd is the supply voltage of the external driver.
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 10 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution mechanical information csp - 8
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 11 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution msop - 8 1 2 3 4 8 7 6 5 x.xx x.xx denotes dimensions in millimeters note: 1) controlling dimensions in millimeters. 2) ref: jedec mo-187e/aa
|||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| |||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||| 2 0 1 5 - 0 9 - 00 1 1 pt0334 - 4 1 0 / 2 0 /1 5 12 PI4ULS5V102 2 - bit universal bi - directional level shifter with automatic direction control & advance package solution ordering information part number package code package PI4ULS5V102gae ga lead free and green 8 - pin csp PI4ULS5V102ue u lead free and green 8 - pin msop notes: ? e = pb - free and green ? adding x suffix = tape /r eel pericom semiconductor corporation ? 1 - 800 - 435 - 2336 ? www.pericom.com pericom reserves the right to make changes to its products or specifications at any time, without notice, in order to improve design or performance and to supply the best possible product. pericom does not assume any responsibility for use of any circuitry described other than the circuitry embo died in pericom product. the company makes no representations that circuitry described herein is free from patent infringement or other rights, of pericom .

▲Up To Search▲

Price & Availability of PI4ULS5V102

	To Download PI4ULS5V102 Datasheet File
If you can't view the Datasheet, Please click here to try to view without PDF Reader .